# SEMICONDUCTOR DEVICE, ITS MANUFACTURE, SEMICONDUCTOR SUBSTRATE AND ITS MANUFACTURE

Publication number: JP2000031491 (A)

Publication date: 2000-01-28

Inventor(s): SUGII NOBUYUKI; NAKAGAWA KIYOKAZU; YAMAGUCHI SHINYA; MIYAO

MASANOBU
Applicant(s): HITACHI LTD

Classification:

- international: H01L29/78: H01L21/338: H01L29/778: H01L29/786: H01L29/812: H01L21/02:

H01L29/66; (IPC1-7): H01L29/786; H01L21/338; H01L29/778; H01L29/78;

H01L29/812


101L29/012

- European:

Application number: JP19980197911 19980714 Priority number(s): JP19980197911 19980714

### Abstract of JP 2000031491 (A)

PROBLEM TO BE SOLVED: To perform acceleration or the like by setting a strain application layer made of a mixed crystal semiconductor layer to the thickness of a specific range, and reducing the thickness of an Si layer between SiGe strain application layer and an SiO2 insulating layer at most to the thickness of the SiGe strain application layer, thereby setting the thickness of the strain channel layer to the critical thickness of Si of a specific value or less on the SiGe. SOLUTION: In the semiconductor device 100, an SiGe strain application layer 102 made of an SiGe (0<=x<=1) and a strain Si channel layer 104 are sequentially laminated and grown on an upper surface of an Si substrate 101, and a structure having an SiO2 insulating layer 103 therein is formed at a surface layer of the substrate 101 .; The layer 102 of the device 10 is formed in a thickness of about 50 to 200 nm, and the thickness of the Si layer between the layer 102 and the layer 103 is set to the thickness of less of the SiGe strain application laver. Further, the thickness of the layer 104 is set to a power of about (3-2x) times of 10 as a critical thickness nm in which Si is strain grown on the SiGe



Data supplied from the esp@cenet database --- Worldwide

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-31491

(P2000-31491A) (43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7		識別記号	F I			テ	~マコード(参考)
H01L	29/786		H01L	29/78	6181	3 5	F040
	29/78				301F	1 5	F102
	29/778			29/80	I	·I	
	21/338						
	29/812						
			審查補	求 未請求	請求項の数15	OL	(全 10 頁)
			I				


2070	16	審查請求	未請求	請求項の数15	OL	(全 10 頁)
(21)出顯番号	特顧平10-197911	(71) 出願人		08		
			株式会社	生日立製作所		
(22)出顧日	平成10年7月14日(1998.7.14)		東京都	<b>F代田区神田駿</b>	可台四	丁目6番地
		(72)発明者	杉井(	言之		
			東京都區	国分寺市東恋ケ	生一丁!	目280番地
			株式会社	生日立製作所中等	<b>之研究</b>	所内
		(72)発明者	中川 津	青和		
			東京都區	国分寺市東恋ケ	第一丁	目280番地
			株式会社	生日立製作所中:	<b>共研究</b>	听内
		(74)代理人	1000835	52		
			弁理士	秋田 収喜		

最終页に続く

(54) 【発明の名称】 半導体装置、半導体装置の製造方法、半導体基板および半導体基板の製造方法 (57) 【要約】

【課題】 高速・高性能・高集積化が可能なヘテロ構造 トランジスタの提供。

【解決手段】 Si基板に形成され、前記Si基板の主面の内側に形成されるSiQ-熱線優と、前記Si基板の主面上に設けられるSiQ-熱線優と、前記Si基板の主面上に設けられるSiBからなる歪みチャネル層と、前記至チャネル層に設けられるである歪みチャネル層と、施記至チャネル層に関けられソース機線またはドレイン領域を構成する一성の拡散領域と、前記一分の拡散領域と、前記一分の拡大の場所を通りである。「新記金の手間をはいるであり、前記金の手間をはいるであり、前記金の手間を対した。「新記金の手間をはいるであり、前記金の手間を対した。」を表している。「新記金の手間を対している。」を表している。「新記金の手間を対している。「新記金の手間を対している。」を表している。「新記金の手間を対している。「新記金の手間を対している。」を表している。「新記金の手間を対している。」を表している。「新記金の手間を対している。「新記金の手間を対している。」を表している。「新記金の手間を対している。」を表している。「新記金の手間を対している。」を表している。「新記金の手間を対している。「新記金の手間を対している。」を表している。「表している。」を表している。「表しているできないる。「表しているできないるできないるできないる。」を表している。「表しているできないるできないる。」を表している。「表しているできないる。「表しているできないる。」を表している。「表しているできないる。「表しているできないる。」を表している。「表しているできないる。「表しているできないる。「表しているできないる。「表しているできないる。「表しているできないる。「表しているできないる。「表しているできないる。「表しているできないるできないる。「表しているできないる。「表しているできないる。」を表している。「表しているできないるできないるできないる。「表しているできないるできないるできないるできないるできないるできないる。「またいるできないるできないるできないるできないるできないるできないる。「またいるできないる」を表している。「またいるできないる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。「またいる」を表している。」を表している。「またいる。」を表している。「またいる。」を表している。「またいる。」を表している。「またいる。」を表している。」を表している。「またいる。」を表している。「またいる。」を表している。」をまたいる。「またいる。」をまたいる。」をまたいる。」をまたいる。」をまたいる。」をまたいる。これんないる。これんないる。」をまたいる。これんないる。これんないる。これんないる。これんないる。」をまたいる。」をまたいる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんないる。これんない



#### 【特許請求の範囲】

【請求項2】 Si基板に形成され、前部Si基板の主面上 に設けられる預島半導体層からなる歪み用加層と、前部 歪み印加層の下面に上面が整しかつ前記完み用加層に沿 を受けるれるいました。 超と、前部電子用加層 上に設けられるSig 為格数 がまたはドレイン領域を構成する一対の拡射領域と、前 がまたはドレイン領域を構成する一対の拡射領域と、前 配当の対象性機関の歪みチャネル層上にサート総線機 を介して設けられるダート電極とによって構成される電 原効果型トランジスタを有することを特徴とする一等体 装置。

【請求項3】 前記歪み印加欄は $Si_{1-x}$  $Ge_x$ (0 $\le$  x  $\le$ 1)からなり、前記歪み印加欄はSO-200mmの厚さになり、前記歪みチャネル欄の厚さは10O(3-2x)乗m程度以下になっていることを特徴とする請求項2に記載の半導体装置。

【請求項4】 前記歪みチャネル層上にはスペーサ層, 導電電災圧不鈍物がドープされたキャリア供給層, キャ ップ層が順次形成されて変調ドープ型の電界効果型トラ ンジスタを構成していることを特徴とする請求項1万至 請求項3のいずれか1項に記載の半導体装置。

構成する拡散領域を形成する工程とを有することを特徴 とする半導体装置の製造方法。

【請求項6】 前記酸素イオンの注入およびアニールの 処理条件を選択し、前記訟み印知層と前記510。絶線層と の間に前記51基板の表層部分が発留するように形成する ことを特徴とする請求項5に記載の半導体装置の製造方 法

【請求項7】 前記機素イオンの注入およびアニールの 処理条件を選択し、前記番み印加層の下面に前記さい。 熱層の上面が一致するように形成することを特徴とする 請求項5に記載の半導体装置の割造方法。

【請求項8】 前記盃みチャネル層上にスペーサ層, 導 電型決定不純物がドープされたデルタキャリア供給層, キャップ層を順次形成して変調ドーブ型の電界効果型ト シンジスタを形成することを特徴とする請求項5乃至請 求項7のいずれか1項に記載の半導体装置の製造方法。

【請求項9】 前記派み印加層は50~200nmの厚さに形成し、前記派みチャネル層の厚さは10の(3-2x)乗nm程度 以下に形成することを特徴とする請求項5 万至請求項8 のいずれか1項に記載の半導体装置の製造方法。

【請求項10】 SI基板と、前記SI基板の主面に成長形成された混晶半導体層と、前記混晶半導体層の表面から 注入された酸素イオンのアニール処理によって形成されたSIQ.総線層とからなる半導体基板。

【請求項11】 前記510<sub>2</sub>絶線層と前記混攝半導体層と の間には前記混晶半導体層の厚さ以下の51基板を構成す る51層が存在していることを特徴とする請求項10に記 載の半導体基板。

【請求項12】 前記混晶半導体層の下面に前記SiO。絶 線層の上面が一致していることを特徴とする請求項10 に記載の半導体基板。

【請求項13】 前記混晶半導体層の厚さは50~200nm になっていることを特徴とする請求項10万至請求項1 2のいずれか1項に記載の半減休基板。

【請求項14】 前記混晶半導体層は $Si_{1...x}Ge_x$ (0 $\le$  x  $\le$  1)からなっていることを特徴とする請求項10万至請求項13のいずれか1項に記載の半導体基板。

【請求項15】 前記請求項10万至請求項14のいずれか1項に記載の別議板の製造方法であって、前記51基 仮の主面に記品半導体層を成果形成する工程と、前記8 品半導体層の表面から前記51基核内に注入分布のピーク が位置するように酸素イオンを注入する工程と、前記51 基板をアニールして前記51。漁幅層を形成する工程とを 有することを特徴とする半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置、半導体 装置の製造方法、半導体基板および半導体基板の製造方 法に関し、物にSiGeへテロ構造トランジスタを含む半導 体装置の製造技術に適用して有効な技術に関する。

#### [0002]

【従来の技術】集積回路の高密度化に伴い、Si電界効果 トランジスタの寸法縮小および速度向上が急務となって いる。一方で通信用の高速低消費電力トランジスタの開 発も強く望まれている。

【0003】Siチャネルに歪みを印加させた歪みSi(ヘ テロ構造)トランジスタは従来のSi電界効果トランジス タに比べ格段に高速化しうることが示唆されている(M V. Fischetti and S. E. Laux: J. Appl. Phys. 80 (1996) 223

【0004】Si基板上に形成するヘテロ構造トランジスクにおいて、チャネル幅に窓を与えるためには、チャネル層の下部にこれと格子定数の異なるパッファ層(歪み印加層)を設ける必要がある。従来、Si<sub>1</sub>、Ge。混晶信(0≤ x≤1)をパッファ層を負傷する必要があり、転位がパッファ層を増加する必要があり、転位がパッファ層と順まで買過する問題や表面第さの駆位のために、チャネル層の輸送特性に悪影響を与えて、所望の電子輸送特性を有する高移動度トランジスタの実現は困難であった。

てあった。
【 0 0 0 5 】また、SiおよびGeを用いたトランジスタ (電界効果型トランジスタ) に関しては、エクステンデドアプストラクト オブ 1993 インターナショナル コンファレンス オン リリッドステート デパイスアンド マテリアルズ、マクハリ、1993年、第201 頁 から第202 頁 (Extended Abstravts of the 1993 International Conference on Solid State Devices and Materials, Makuhari (1993) pp. 201-203) に論じられている。【 0 0 0 6 】この文歌に記載されている電序効果型トランジスタ (高勢変)トランジスタ (高等変)トランジスタ (コープ語 (電子供給器) が設けられている。

【0007】一方、高速動作を考えて絶縁板上にシリコン層を設けたSOI基板を用いることが検討されている。 SOI基板には張り合わせ基板等のいくつかの方法が提案 されているが、SI基板に機等/オンを注入した後にアニールして酸化物層を形成するSIMOX 法が有望視されている。SIMOX 基板を用いることは、従来のSI電界効果トランジスタのみならず歪みSiトランジスタの作製において ト大きな形しなもたらす。

【0008】 すなわち、SIMOX基板上にSIGe型が月期間 を形成すると、基板内のSIO<sub>2</sub>とその上部のSI扇に転位が 多数発生するためにSIGe欄の転位密度を軽減させること が可能になる。しかしながら転位密度の低減のためには SIGe欄の厚がは最低でも500m以上必要であり、膜表面 の単単性や生産性の力がに望ましてない。

【0009】このように、従来技術では、高速なSiGeへテロ構造高移動度トランジスタ(HBMT)の実現に必要な高

品質な石印地場の形成が困難であった。なお、SIMOX基 板を用いて電界効果型トランシスタや高移動度トランジ スタを形成した例については、D. Kayask, J. Spark, J. C. S. Woo, K. L. Wang, G. K. Yabiku, and K. P. MacWilliams In ternational Electron Devices Meeting (IEIM)に記載さ れている。

#### [0010]

【発明が解決しようとする課題】上記従来技術では、バ クファ層の貢述能な、表面性の悪化、ないしはベタファ 層の生産性悪化といった問題があり、これが高速なSiGe ヘテロ構造高移的変化トランジスタの実現を阻んでいた。 【0011】本発明の目的は、結晶性良好なヘテロ構造 を実現することによって、高速化、高性能化、高集積化

【0011】 本発明の目的は、新品性良好なヘテロ構造 を実現することによって、高速化、高性能化、高集積化 が造成できるヘテロ構造トランジスタを有する半導体装 置および生産性に優れた半導体装置の製造方法を提供す ることにある。

【0012】本発明の他の目的は、結晶性良好なヘテロ 構造のSI基板(半導体基板)を提供することにある。本 発明の前記ならびにそのほかの目的と新規な特徴は、本 明の前記ならびにそのほかの目的と新規な特徴は、本 う。

#### [0013]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記のとおりである。

【0014】このような電界効果型トランジスタは以下の製造方法によって製造される。Si基板に形成され、前 SSI基板に影けたソース解板とドレイン解板と向間にSI 層からなる歪みチャネル層を有しかつ前記ソース領域と ドレイン領板との間の歪みチャネル層上にゲート絶縁板 を介してゲート電極を設けて楊成される電界効果型トラ ンジスタを有する半導体装御の製造方法であって、前記 Si基板の主面に混晶半導体層からなる歪み印即層を形成 する工程と、前記歪み印ル層の表面から検索イオンを注 人するとももにアニールして前窓Si菱板内にSii0.絶験層 を形成する工程と、前記証み月れ環上に前記電みチャネル層を形成する工程と、前記31基板の主面側に素子分離 総経解域を形成して素子形成領域を形成する工程と、前 記素子形成領域内に前記ゲート電極およびソース領域や ドレイン領域を構成する監管領域を形成する工程とを有 する。前記監禁イオンの独よおよびアニールの理集件 を選択し、前記電み印加層と前記50。総縁層との間に前 記51基板の表層部分が接触するように形成する。前記電 か印加層は50~200 mmの厚さに形成し、前記電みチャネ ル層の厚さは10の(3-24)架・砲程以下に形成する。

【0015】(2) 前記手段(1) の構成において、前 設置み9加加層の下面に前記510.絶縁層の上面が接する構 道になっている。即ち、Si基板に形成され、前記Si基板 の主面上に設けられる厚さ50~200 mの混晶半等体層

 $\{Si_{1-n}Ge_n\overline{\mathcal{M}}(0 \le x \le 1)\}$  からなる歪み印加層と、前記 盃み印加層の下面に上面が接しかつ前記電子内加層に治 って延在するように前記81基板内に設けられる530。純緑 層と、前記334印加層上に設けられる厚らが100/3-2x) 乗加程度以下の51層からなる張みチャネル層と、前記弦 みチャネル層に設けられソース領域またはドレイ(到 を構成する一枚の紅散領域と、前記一対の起散領域制の 盃みチャネル層上にゲート絶縁観を介して設けられるゲート電極とによって構成される電界効果型トランジスタ を有ちる標底とたって作る。

【0016】このような電界効果型トランジスタは、前 記(1)の予段による製造方法において、前記酸率イオ ンの注入およびアニールの処理条件を選択し、前記歪み 印加層の下面に前記510<sub>2</sub>絶縁層の上面が一致するように 形成する。

【0017】(3)前記手段(1)または(2)の構成 において、前記歪みチャネル層上にはスペーサ層、導電 型決定不純物がドープされたキャリア供給層、キャップ 層が順次形成されて変調ドーブ型の電界効果型トランジ スタを構成している。

【0018】このような変調ドーブ型の電界効果型トランジスタは、前記(1)または(2)の手段による製造 方法において、前記歪みチャネル層上にスペーサ層。導 電型決定不純物がドープされたデルタキャリア供給層。

電空水圧不純物がドープごれたアルクマヤックは結構、 キャップ層を順次形成して変調ドープ型の電界効果型ト ランジスタを形成する。

 $[0\ 0\ 1\ 9]$  (4) Si基板と、前記Si基板の主面に成長形成された混晶半導体層と、前記記晶半導体層の表面から注入された視器イオンのアニール処理によって形成されたSiOa。影響層と前記記晶半導体層との間に技前記混晶半導体層の厚さ以下のSi基板を構成するSi屬が存在している。前記混晶半導体層の $[0\ 0\ x\ x\ 0\ x\ 0\$ 

【0020】このような半導体基板は、Si基板の主面に 混晶半導体層を成長形成する工程と、前記混晶半導体層 の表面から前記Si基板内に注入分布のピークが位置する ように酸素イオンを注入する工程と、前記Si基板をアニールして前記SiO<sub>2</sub>絶縁層を形成する工程とによって製造 される。

【0021】(5) 前記手段(1) の構成において、前 記混晶半導体層の下面に前記SiO<sub>2</sub>絶縁層の上面が一致し ている構成になっている。

【0022】前記(1)の手段によれば、(a)電界効果型トランジスクの構造は、SIMOX基板を用いて設造した電界効果型トランジスタと同様なものになるが、SIGe歪み印加層の厚さはSIMOX基板の500mm程度以上に比較し、その半分以下の200mm程度以下上線でき、またこの結果、SIGe歪み印加層上に厚さ10の(3-2x)果mm程度以下の海水率が510では、2x)果mm程度以下の海水率が510では、2x)果mm程度以下の海水率が510では、2x)果mm程度以下の海水率が510では、2x)果mm程度以下の海水率が510では、2x)果mm程度以下の海水率が510では、2x)果mm程度以下の海水率が510では、2x)または、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mmには、2x0mm

【0023】(b) 前記(a) により、SiGe張み印加層 の平坦化が図れ、歪みSiチャネル層の原さを100(3-23) 採血程度以下と薄くできることから、電券効果トランジ スタのパンチスルー電流の低減、チャネル層中への転移 発生による移動度の低下を防止することができ、電界効 果型トランジスタの特性(高速化、高性能化)向上が違 成できる。

【0024】(c) 前記(b) により、SiGe歪み印加層 の平坦化が図れ、歪みSiチャネル層の薄型化から微細加 工が可能になり、高集積化が達成できる。

【0025】(d) 前記(a) により、SiGe歪み印加層, 歪みSiチャネル層の形成時間の短縮が図れ、半導体装置の製造コストの低減が達成できる。

【0026】(e) 前記SiGe盃み印加層と前記SiO<sub>2</sub>絶縁 層との間のSi層の厚さは前記SiGe盃み印加層以下の厚さ にのり、効果的なSiGe盃み印加層の形成が達成できる。 【0027】 前記(2)の手段によれば、前記手段

(1) の効果に加えて、前記歪み印加層の下面に前記si 0。絶線層の上面が後するようにSiO。絶線層を形成することから、浮遊容量の低減が適成でき、電界効果型トランジスタの特性が向上する。

【0028】前記(3)の手段によれば、前記手段 (1)または(2)の構成による効果を有する変調ドー プ型の電界効果型トランジスタを有する半導体装置を製造することかできる。

【0029】 前記(4)の手限によれば、表面が混晶半 導体艦となるシリコン・オン・インシュレータ(SO 1) 構造の平型性に優れた新たなる半専体基板を提供す ることができる。この半導体基板に記品を円準 体層(SiGe閣)を有し、かつSi基板の表層部の内方に酸 素イオンの注入とアニール処理によって形成されたい50。 総縁履を有する構造となるため、その製金において前記 混晶半導体層の厚さを薄くでき、かつ前配混晶半導体層 ち近との格子変数の強い(Siの格子変数は5.4399A,Ge の格子変数は5.6575A)により電み印加層として作用する 層とさせることができる。後でて、この半導体基板の 使用によって微細加工も可能になり、半導体装置の高集 傾化が可能になる。また、平坦性が良好で歪み印加層と なる混晶半導体層を有する半導体基板となることから、 前記混晶半導体層に歪みチャネル層を形成した場合、さ らにはスペーサ層、キャリア 供給層等を形成する等によ って高速。液性能の電景効果型トランジスタや変調ドー ブ型の電界効果型トランジスタ等の製造も速放できる。 【0030】前記(5)の手段によれば、半導体基板 前配計段(4)の構成による半導体基板の効果を有する とともに、前記混晶半導体層の下面に前訟510.終縁層の 上面が一致している構成になっていることから浮遊穿量 の低級が速度できる。

#### [0031]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を詳細に説明する。なお、発明の実施の形態を 説明するための全図において、同一機能を有するものは 同一符号を付け、その機り返しの説明は省略する。

【0032】(実施形態1) 図1 乃至図5 は本発明の一 実施形態(実施形態1)である半導体装置に係わる図で あり、図1 は半導体装置の模式的断面図、図2 乃至図5 は半導体装置の製造における各工程での模式的断面図で ある。

【0033】本実施形態1では、電界効果型トランジスタを有する半導体装置について説明する。図1万座図5 は難界効果型トランジスタ節のみを示す間である。 【0034】本実施形態1の半導体装置100は、図1に示すように、Si基板100止表面(主動)にSi<sub>1∞</sub>Ge<sub>4</sub>(の シェミ)からなるSiGe型を利期間102、歪み51サキルル層104を順次機圖成長させた構造になっている。また、Si基を10の表層能において、その内部にSiO<sub>2</sub>能線層103を有する構成になっている。

【0035]また、前記室外51チャネル層104、516空 み印加層102対よび510,施練層103上の51層部分に注資通 しかつ底が前部2510,施練層103に到達する東子分離地線 領域105が形成されている。前記票子分離地線領域105に 囲まれる素干形成領域121には、電界効果型トランジス タのソース領域やドレイン領域を構成する一対の拡散領域106に 域106が設けられている。

[0036]また、前記一対の拡散領域108間の歪み5: チャネル層104の表面にはゲート酸化酸106が設けられて いる。このゲート酸化酸106お設けられて けられ、ゲート酸化酸106およびゲート電極107の両端に は絶縁体からなる側壁(サイドウォール)122が設けられ でいる。前記拡散領域108は前記ゲート酸化酸106の両端 側にそれぞれ設けられている。

【0037】前記亚みSiチャネル層104、ゲート電極107 および側壁122上には海間絶縁膜109が設けられている。 この層間絶縁膜109にはコンタクトホールが設けられて いるとともに、このコンタクトホール部分には金属配線 111が形成され、ゲート電極107に接続されるゲート配 線、拡散領域108に接続されるソースやドレイン用の配 線が形成され、電界効果型トランジスタが構成されてい っ

【0038】次に、図2乃至図5を参照しながら、本実 施形態1の半導体装置の製造方法と、各構成部分の組 成、寸法等について説明する。

【0039】最初に、図2に示すように、数百μmの厚さのSi基板101を用意する。その後、前記Si基板101を洗浄し、清浄なSi基板101にする。

 $[0\ 0\ 4\ 0]$  次に、洗浄後、ただちに化学気相点長装置 (C/D装置)に導入し、図2に示すように、前記5法版[0] の平坦な一変而 (主節) 上に51。 $_{\rm ce}$  (流晶器 0.5  $\times$  5  $\times$  5 )からなる5(6e 歪み印加層(5.6  $\times$  7  $\times$  7  $\times$  7  $\times$  8  $\times$  7  $\times$  7  $\times$  8  $\times$  7  $\times$  7  $\times$  8  $\times$  7  $\times$  8  $\times$  7  $\times$  8  $\times$  7  $\times$  8  $\times$  8  $\times$  7  $\times$  8  $\times$  8  $\times$  8  $\times$  8  $\times$  9  $\times$  9

【0041】Sig. 50eg。歪矢門加層102 (混晶比 x) の 形成方法は化学気相成長法に限らず高純度のSiGe屬が形 成できる方法であればよい。SiGe屬の厚みは、業子分離 性能や溶接管盤の延減を考慮すると、50-200m程度とす ることが望ましい。また、SiとGeの組成比は、SiGe合金 が全率関係不ひあるため基本的には任意であるが、Siチャネル層に適切な歪みを身え、かつSiチャネル層の平坦 佐を保いに適当な値として、Ge比率(混晶比 x) が10% から40%程度にすることが望ましい。また、眺率方向に 向かってGe組成を変化させる(傾斜組成)ことも有効で ある。

【0042】水に酸素イオンを加速電圧2006ペ、ドーズ 塩4×10<sup>17</sup>/cm<sup>2</sup>の条件でSiGe汲み印加層102の上から注 入するとともに、その後1300℃で8時間アニールを行 う。これにより、図3に示すように、SiGe迩4印加層10 2º0直下のSi基板101の表層部分にSiQ±機解間03が形成 むれる、SiQ±機解間6300原分は12元で100mであり、絶縁 耐圧50<sup>1</sup>以上が修保される。前記アニール処理により、S 16金多4印加層102は欠格密度が極めて低く、平坦でかつ 強み緩和が一分になされる。

【0043】こで、酸素イオンの注入課さ、健素素度 プロファイルの頂点位置)が極めて重要である。仮に浮 適容金の乾燥等に有利であるために、Sio。幾極層とSiチャネルとの原礎をなるべく近づける、すなわら注入深さ を茂くしてSio。層中に酸素を注入すると、熱処理過程に おいてSio。遊供的酸化とGeoが出か起こり、差分な絶縁 性を保つことが不可能になるばかりでなく、表面平坦性 が著し、悪化してしまう。そこで、酸素イオンの注入深 さはSio。原因の下、Si内除にすることが必要である。こ うすれば、熱処理過程において能縁性に優れ、かつ平坦 なSio。劇が声域される、熱処理過程において、Sioの耐は 酸素イオンとれたよる損傷が回復し、歪がは健康され、 従来より格別に書いSiGe番を利加層が形成できることに なる。さらに、SiGe層と瞭案イオン往入位置との距離は 近いほど望ましく、例えば、SiとSiGeの证み成長の臨界 厚さ (6の葉定20%で400mm前後、50%で100mm前後) 以下 にするほうか良い、こうすることにより、効果的に歪み が緩和されたSiGe歪み印加層が形成される。この距離を 若しく薄ぐすると、能素イオン注入濃度プロファイルの ア本が5iGe刷に入るが、昆み位置(濃度プロファイル の頂点)がSi層内に入っておれば、その後のアニール工 程においても上記したようなGeの析出等の問題による影 響が極少で小さくなる。

【0044】この方法によって、従来より薄くかつ平坦 で結晶欠陥の極めて少ないSiG・張み印加層がSiO。絶縁層 の上部に形成できることになる。 なお、前記SiG・電み印 加層と前記SiO。絶縁層との間のSi層の厚さは前記SiG・電 み印加層以下の厚さであればよい。

【0045】次にSiGe歪み印加層102の上部に、図4に 示すように、化学気相成長法により歪みSiチャネル層10 4を形成する。膜厚は20nmとした。前述のようなSiGe歪 み印加層102の上部に歪みSiチャネル層104を形成するこ とから、SiGe歪み印加層102で十分に歪み緩和されてお りかつ極めて平坦なため、歪みSiチャネル層104に効果 的に歪みを与えることが出来、かつチャネル層の結晶欠 陥密度も極めて小さくなる。また、歪みSiチャネル脳10 4は、世界効果トランジスタのパンチスルー電流の低 減、チャネル層中への転移発生による移動度の低下を防 止するためには概ね10の(3-2x)乗nm程度以下の膜厚にす ることが望ましい。この歪みSiチャネル層104はSiGe歪 み印加屬102の格子定数がSiより大きい (Siは5,4309A, Geは5,6575Å)ことから引っ張り歪みを受ける。これに より、この中のキャリア (電子およびホール) 移動度 は、無歪みSi中の移動度の1500(電子),500(ホール)より も、例えば、3500(電子),5000(ホール)程度と大きくな

[0046] 氷に、図4に示すように、常用の手法で素 子分離絶縁領域105を形成して電界効果型トランジスタ や電界効果型トランジスタを含む回路素子参を形成する 業子形成領域121を形成する。前記業子分離絶縁領域105 は、例えば、トレンザの形成と、このトレンチを酸化模 で埋め込むことによって形成される。

【0047】素子形成領域121は周囲を素子分離絶縁領域105で囲まれ、下部は510<sub>2</sub>絶縁層10が設けられていることから電気絶縁性の高いものとなり、組み込まれる電界効果型トランジスタ等の素子の特性を向上させることができる。

【0048】次に、図4に示すように、歪みSiチャネル 幅1040表前を熱酸化して酸化酸を形成するとともにポ リシリコン機を重ねて形成した後、ゲート形成領域を除 く部分のポリシリコン機と酸化酸をエッチングしてゲー ト酸化膜1006とゲート電極107を形成する。 【0049】次に、図5に示すように、前記SI基板101 の主面側に酸化膜を形成した後、異方性エッチングによって前記酸化膜を除去し、前記ゲート酸化膜106および ゲート電極107の両側面に側壁(サイドウォール)122を形 はオス

【0050】 次に、図5に示すように、Si基板101の主面側に選択的にレジストを設けるとともに、前記側壁12 を利用してセルフアラインによりソース領域やドレイン領域を構成する拡散領域108を形成する。

【0051】次に、図5に示すように、層間絶縁膜109 を形成し、コンタクトホール110を明け、41等の金属膜 を蒸着してパターニングすることによって前記コンタク トホール110部分に金属配線111を形成し、電界効果トラ ンジスタが完成する(図1参照)。

【0052】この電界効果型トランジスタは、前記拡散 関域180の形成におけるイオン注入において、P等のV 属元素を注入すればn型関域が形成できてnチャネル型 電界効果型トランジスタ(OMS)となり、66等のJII 属元 素を注入すればp型領域が形成できてnチャネル型電界 効果型トランジスタ(PMS)となる。従って、同一51歳板 101にPMS、MMSを形成することによってCMSFETも製造 できる。

【0053】本実施形態1の半導体装置の製造において 製造される図3で示すSi基板101は、このままの状態で 半導体基板として市販可能である。

【0054】即も、この半導体基板は、Si基板101か主 菌にSiGe選A印加層102を有するとともに、Si基板101の 蒸層部分においてその内方にSiQ-純純燥103を有する構 造である。そして、各部の寸法は前述のように、SiGe蚕 み印加層102は50~200m程度の厚さであり、SiQ-純緑層 103は凡を100mである。また、SiGe蚕み印加層102と前 窓SiQ-純緑層103との間のSi層の厚さは前窓SiGe蚕み印 加層以下の厚さになっている。

【0055】本実施形態1によれば以下の効果を奏す 5

○。 (1) 電界効果型トランジスタの構造は、S190X基板を 用いて製造した電界効果型トランジスタと同様な業子分 離性に優れたものになるが、SiGe番み印加扇102の原を はS190X基板の500m組度度以上に比較し、その半分以下の 200m配度以下と薄くでき、平坦性が良好になる。この 高果、SiGe番み印加層の質価転位、クラックの発生、表 面性の悪化が防止でき、結晶性良好なヘテロ構造を実現 することができる。また、SiGe番み印加層102の平坦化 から、SiGe番み印加層102上に形成する並みSiチャネル 層1041の07-22数乗m配度以下と薄くできる。従っ て、電界効果トランジスタのパンチスルー電流の低減、 チャネル脳中への転移発生による移動度の低下を防止す ることができ、選界効果型トランジスタの高速化、高性

【0056】(2)前記(1)により、SiGe歪み印加層

能化が達成できる。

102の平坦化が図れ、歪みSiチャネル層104の薄型化から 微線加工が可能になり、高集積化が達成できる。

【0057】(3) SiGe歪み印加層102, 歪みSiチャネル層104の薄型化により、膜形成時間の短縮が図れ、半 導体装置の製造コストの低減が達成できる。

【0058】 (4) SiGe蛮み印加層102とSiO<sub>3</sub>絶縁層103 との間のSi層の厚さは前記SiGe歪み印加層102以下の厚 らになり、効果的なSiGe歪み印加層102の形成が連成で きる。

【0059】(5)表面がSiGe福品半導体機となるシリフ・オン・インシュレータ(SOI)構造の単性性使化た新たなる半導体基板を提供することができる。この半導体基板はSi基板101上にSiGe亚み用加層102を有じかった。 とかっ35並成101表層部の別式に健康インの注入とアニール処理によって形成されたSiG。施練欄103を有する構造となるため、その製造において前窓SiGe亞分別加層102を再とき構てき、か一前窓SiGe可力加層102を開きを構ても、か一前窓SiGe可力加層102の場合と解くでき、から前窓SiGe可力加層102を開きたとかできる。後そで、この半等基板の格子定数は5.6875人により電み用加層12で作用する限とすることができる。後でて、この半等基板の

盃み印加麗となる混晶半線体層を有する半線体基板となっ ることから、前記混晶半端体層に歪みチャネル欄を形成 した場合、高速、高性能の電界効果型トランジスタの製 造が連成できる。また、後述するように前記歪みSiチャ ネル層104上にスペーサ層、キャリア供給層、キャップ 解等を形成する等によって高速、高性能の変調ドープ型 の電界効果型トランジスタ等の製造も達成できる。

使用によって半導体装置の微細加工も可能になり、半導

体装置の高集積化が可能になる。また、平坦性が良好で

【0060】(実施形盤2)図6は本影明の他の実施形と 他(実施形盤2)である半導体装置を示す模式的新面図 である。本実施形態2では、前記実施形態100を516e至が月 加層102との間に51層を介在させずに、510.維線層100と516e至が月 加層402との間に51層を介在させずに、510.維線層100の 表面から酸素イオンを住入しかつアニールする際、酸素 イオンの注入深さの制御と、アニール地理の制御にない で、510.維維例103の上部が516差が用加層102の下面に 一致するように510.絶線層103を形成したものである。 【0061】このような構造にすることによって、前記 実施形態1の効果に加えて浮遊容量の低域が造成できる。 電界効果型15シジスタの特性の向上が造成できる。

【0062】また、本実施形態2の半導体装置の製造に おいて、S10.純線類103を形成した段階のものは半導体 基板として市販できる。図718510。純線類1030上面がS 166歳み印加類1020下面に一致した構造の動作なる半導 体基板130の断面図である。この構造の半導体基板130も このまま市販でき、この半導体基板130を使用して、電 事効果型トランジスタや後述する変調ドープ型の電界効 果型トランジスタ等を有する半導体装置を製造すること ができる。

【0063】 (実施形態3) 本実施形態3では、変調ド 一プ型の電界効果型トランジスクを有する半導体装置 いて説明する。図8は変調・一プ型の電界効果型トラ ンジスタを示す模式的新面図、図9万至図12は本実施 形態3の変調ドープ型の電界効果型トランジスタの製造 方法を示す様式的新面図のる

【0 0 6 4】本実施形盤 3 の半導体装置 140は、前記実施形態 1 の半導体装置 100において、5 からいますネト層的 0 仕上、腰門5 mmのとす。 10 からなる 10 を 10 で 10 からなる 10 を 10 で 10 を 10 からなる 10 を 10 で 10 を 10 で 10 を 10 10 を 10

【0065】また、素子分離絶縁領域105に囲まれる素子形成領域120の51キャップ第24上には両端に側壁122 を有するゲート酸化膜1063よにゲード電極107が設けられている。ゲート酸化膜1060両隔側にはソース領域またはドレイン領域になる拡散領域106が設けられている。この拡散領域1081法型み51チャネル層104の途中深さまで到底する構造になっている。

【0066】木実施形態30沖導体装置140の製造においては、図9に示すように、Si基板101の主流にSi66至かれ即版間02を有し、Si基板101の表層部分は31でその内方に50。絶縁層103を有する半導体基板を製造する。この製造方法は、前記実施形態1と同様であり、図3と全く同じ棒罩である。

【0067】 次に、関10に示すように、前記派ASIチャネル欄104上に、化学気相成長法によって、膜項15mmのSi\_x,G, 混晶(x=0.3)からなるSiGaスペーサ層211、機厚FamのSbをドープしたSi\_x,Ge,混晶(x=0.3)からなるSiGeキャリアドーピング刷 212、機厚10mmのSi\_x\_ce,混晶(x=0.3)からなるSiGeキャンプ刷213、膜厚5mmのSi\_x-bc~3SiFャップ刷214を順次 成長形成する。

【0068】次に、図11に示すように、常用の手法で 素子分離絶縁領域106を形成して素子形成領域121を形 成する。前記素子分離絶縁領域105は、例えば、トレン チの形成と、このトレンチを酸化膜で埋め込むことによ って形成される。

【0069】次に、図11に示すように、前部SSIキャッ 一類214の表面を熱酸化して酸化機を形成するとともに ポリシリコン機を重ねて形成した後、ゲート形成領域を 除く部分のポリシリコン線と酸化膜をエッチングして、 図12に示すように、ゲート酸化膜106とゲート電極107 を形成する。

【0070】次に、図示はしないが前記実施形態1の場合と同様に前記ゲート酸化膜106 およびゲート電極107

の両側面に側壁(サイドウォール)122を形成した後、常 用の方法で側壁122を利用してセルフアラインによりソ ース領域やドレイン領域を構成する拡散領域108を形成 し、次いで層間絶縁膜109を形成し、コンタクトホール を明け、A1等の金属膜を譲省してバターニングすること によって前記コンタクトホール部分に金属監算111を形成し、図8に示すような1型の変調ドーブ型の電界効果 型トランジスタを形成する。前記拡散領域108は至み51 チャネル層104の途中限さまで到達するように形成され る。

【0071】また、前記拡散領域108の形成におけるイ オン注入において、III属元素を注入すればpチャネル 型の変調ドーブ型の電界効果型トランジスタを製造でき ま

【0072】本実施形態3による変調ドープ型の電界効果型トランジスタにおいても、5160電み印加限02の槽 壁化により平坦化が良好になり、5160電み印加限102上 に形成する電み51チャネル層10410703-23)乗m限度 以下と薄くでき、パンチスル一電流の低減、チャネル層 中への転移生による移動度の低下を防止することができ、 電界効果型トランジスタの高速化、高性能化が達成 できる。

【0073】また、SiGe歪み印加層102の平坦化による 歪みSiチャネル層104の薄型化から微細加工が可能にな り、高集積化が達成できる。

【0074】また、SiGe張み印加層102、張みSiチャネル層104の構塑化により、膜形成時間の短縮が図れ、半 薄体装置の製造コストの低減が達成できる等の効果を有 することになる。

【0075】本実施形態3においても、SiGe歪み印加層 102の下面にSIG,絶縁層103の上面が一致するようにSiG。 絶縁層103を形成する技術を採用することにより、変調 ドーブ型の電界効果型トランジスタの浮遊容量の低減が 達成できる。

【0076】以上本発明者によってなされた楽明を実施 形態に基づき具体的に既明したが、本発明は上記実施形 態に限定されるものではなく、その要旨を逸視しない範 歴で離々変更可能であることはいうまでもない、たとえ ば、51素板101上に形成する歪み印加齢102としてGaAs等 他の混晶半導体隔を形成した半導体装置の場合でも前記 実施何同様な効果が得られる。

【0077】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野である電界効 果型トランジスタの製造技術に適用した場合について説 明したが、それに限定されるものではない。

【0078】本発明は少なくともトランジスタやダイオード等の能動素子を有する半導体装置の製造に適用できる

#### [0079]

【発明の効果】本願において開示される発明のうち代表

的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

(1) 本発明による電界効果トランジスタおよびこれを 内蔵する半導体基置は、従来に比べて、バンチスルー電 流が低く、かのチャネル部分の欠陥密度が著しく減少す ること、歪み印加層 バッファ陽) の厚さを従来より減 少させることが可能でチャネル部分の平坦性に優れる。 即ち、薬子の高速化、高集積化、高体能化が図れるため に、その工業的価値は極かて高い。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態 (実施形態1) である半導 体装置を示す模式的断面図である。

【図2】本実施形態1の半導体装置の製造において主面 にSiGe層を形成したSi基板の模式的断面図である。

【図3】本実施形態1の半導体装置の製造においてSi基 板の表層部分にSi0<sub>2</sub>絶縁層を形成した模式的断面図であ ス

【図4】本実施形態1の半導体装置の製造において素子 形成領域の表面にゲート酸化膜およびゲート電極を形成 したSi基板の模式的断面図である。

【図5】本実施形態1の半導体装置の製造において層間 絶縁膜にコンタクトホールを設けたSi基板の模式的断面 図である。

【図6】本発明の他の実施形態(実施形態2)である半 連体装御を示す模式的新面図である。

【図7】本実施形態2による半導体基板を示す模式的断 面図である。

【図8】本発明の他の実施形態(実施形態3)である半 導体装置を示す模式的断面図である。

【図9】本実施形態3の半導体装置の製造において主面にSiGe層を形成しSi基板の表層部分にSiO<sub>2</sub>絶縁層を形成した模式的断面図である。


【図10】本実施形態3の半導体装置の製造においてSi 基板の主面に順次半導体層を積層したSi基板の模式的断 面図である。

【図11】本実施形態3の半導体装置の製造において素子分離絶縁領域を設けるとともに最上層のSi基板の表層部分を軟化類に形成したSi基板の模式的断面図である。


【図12】本実施形態3の半導体装置の製造においてゲート酸化觀およびゲート電極を形成したSi蒸板の模式的 断面図である。


#### 【符号の説明】

100…半導体装置。101…Si基版。102…SiG。50G。3ペタ ファ層。103…SiO。絶縁層、104…至みSiチャネル層、1 5・素子分離絶縁候数、106…ゲート酸化酸、107…ゲー ト電極、108…拡散領域、100…層間絶縁膜、110…コン タクトホール、111…金属配線、121…素子形成領域、12 2・軽瞭(サイドウォール)、330…半導体基板、140…半 等体装置、211…SiGeスペーサ層、212…SiGeキャリア供 結解、213…SiGeキャップ層、244…Siキャンブ層。 [図1]




[28]






[図11]

[図12]





フロントページの続き

(72)発明者 山口 伸也

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 宮尾 正信

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 F ターム(参考) 5F040 DA01 DA18 DB06 DC01 EB12 EC07 EE06 EH02 EK05 EM00 FA03 FA05

> 5F102 FA00 GA14 GC01 GD10 GJ03 GL03 GL08 HA02